| １．名 称： |
エレクトロニクス実装学会
システムJisso-CAD/CAE研究会
平成２８年度第２回公開研究会 |
| ２．日 時： |
平成２８年１１月２９日（火）午後１時３０分～５時 |
| ３．場 所： |
回路会館 地下会議室
ＪＲ中央線西荻窪駅下車徒歩約７分
〒167-0042 東京都杉並区西荻北3-12-2
TEL.03-5310-2010
地図 → http://www.e-jisso.jp/intro/intro07.html |
| ４．講演： |
各発表３０分、質疑応答５分を予定
(1) DDR4デザインのSSO解析とDDR4の各配線トポロジーに
おけるPKG/IOモデルの影響
○益子 行雄 （日本電子回路工業会 理事）
(2) 半導体デバイスのデザインガイド活用研究
○荒井 正史 （日本AMD）
(3) 不具合基板の解決事例から学ぶ
動作マージンを増やす基板設計へのアプローチ
～基板設計ガイドライン(電源配線編）～
○飯坂直也、平井智 （アポロ技研）
(4) 高速伝送・高周波の為の基板製造技術
○石田 拓也 （日本シイエムケイ）
(5) プリント基板材料の設計ガイドライン
○斉藤 英一郎 （パナソニック）
(6) パネルディスカッション
※ 研究会後に会場で懇親会（無料）を予定しています。
|
| ５．参加費： |
(テキスト代、消費税込み)
正会員： 3,000円
学生会員： 2,000円
シニア会員： 2,000円
賛助会員の社員：3,000円
賛助会員の社員(クーポン使用)：無料（注）
非会員： 5,000円
会員外の学生： 2,000円
注：クーポンは1口1枚まで利用可能。
申し込み時にクーポン番号を記入しないと、利用できません。
必要事項をご記入の上、ご持参ください。
＊参加費は当日会場受付にて徴収します。
釣り銭のないようにお願いします。 |
| ６．申込方法 |
申し込みはここから
登録されますと参加票が返信されます
★申し込みをキャンセルされる場合はこちらへ
|
| ７．問い合わせ先 |
cae_uketsuke\jiep.or.jp
（メールアドレスは\を@に置き換えてください） |
