社団法人エレクトロニクス実装学会
HomeSitemapContact
 行事案内/今後の行事/EMC設計技術実践講座
学会について
行事案内
今後の行事
過去の行事
主な会場地図
事業の紹介
入会案内
支部の活動
研究会の紹介
学会誌と出版物
学会賞
リンク
賛助会員リスト
会員のページ
今後の行事
*「EMC設計技術実践講座」開講のご案内*
 エレクトロニクス実装学会 電磁特性技術委員会 低ノイズ実装研究会では, 現役の電子回路設計者,プリント基板設計者向けに「EMC設計技術実践講座」 を下記の内容で開催いたします。
 是非,ご参加いただきたく,ご案内申し上げます。

 今回開講する「EMC設計技術実践講座」は、ノイズ対策コンサルティングやセミナー等で著名なシステムデザイン研究所代表取締役 久保寺忠氏を講師に迎え、商品開発、回路、基板、意匠など、設計現場で活躍中の皆様を対象にノイズの基本から分かり易く解説し、実際に体得してもらうものです。

 皆さんは,多層基板を設計する上で層構成に悩んだことはありませんか?また,4層基板で電源は3層にまとめますか,それともこだわりませんか。多電源の場合,電源は面でしょうか,配線でも良いとお考えでしょうか。さらに表面層はグランドベタで覆った方が良いでしょうか,パスコンお守りとして出来るだけ多い方が良いでしょうか。これらはいずれも過去のセミナーで出た問題です。

 本講座では,いくつかのグループに分かれていただき,モデル回路をベースに基板の設計とシミュレーションを行い,実際に基板を作って測定,評価までをグループ単位で行います。同じ回路でも層構成,基板の設計法(上記で述べた問題点など)の違いによってノイズの出方が大きく変わってしまうことを実際に体感していただきます。

 本講座の特徴は,受講者全員にCAD(ワイディシー)を使って基板設計をしていただくこと,その設計の良し悪しをシミュレータ(伝送線路解析(富士通),DEMITASNX(NEC))を使って把握していただくこと,実際に基板を作って評価してみること(グループ結果を比較し,どの設計法がノイズ低減に役立つかを客観的に把握できる),さらに今回の講座では,今までの講座で対策まで行いたいという多くのご要望より,再設計→再測定→評価までを行うことにしました。上記のCAD,シミュレータは,講座期間中,皆さんのPCにインストールしていただき,自由にお使いいただけます。シミュレータを身近に感じていただくこと,シミュレータの結果から次の策を読みとる能力を養っていただきたいという主催者の願いから,各ベンダー様に協力いただくことにしております。

 座学,もの作り,討議など,さまざまな企画を通じて,どなたにも無理なくノイズの特質をご理解いただくことができます。「学会の講座はレベルが高くて難しい」という常識を覆(くつがえ)そうという狙いもこの企画には含まれています。やる気さえあれば,どなたにも満足いただける講座であろうと思います。

 昨年まで過去5回,同講座を開催いたしましたが,それぞれ早い時期に満席となり,ご参加いただいた方々より大変好評をいただいております。
 どうぞ積極的にご参加いただきますようよろしくお願いいたします。

電磁特性技術委員会 低ノイズ実装研究会
主 催: (一社)エレクトロニクス実装学会 低ノイズ実装研究会
実施期間: 2015年5月から2015年12月まで全10回
対象者: プリント基板設計者,回路設計者,意匠設計者,他
参加費: 会 員=\40,000 (10回分,消費税込み)
非会員=\80,000 (10回分,消費税込み)
この機会に入会していただきますと,会員価格での参加が可能です。非会員の方は是非ご検討ください。
学会の年会費については、http://www.e-jisso.jp/guide/index.html に記載のとおりとなりますので、非会員の方は本学会への入会を 是非ご検討ください。 今回新たに入会されます方は、https://iap-jp.org/jiep/publ/guide/apply.php 上記リンクよりお進みのうえ、必要事項をご記入ください。”推薦者”の欄に”山下 俊紀(低ノイズ研)”とご記入いただければ、入会金の2,000円を免除させていただきます。
定 員: 60名(定員になり次第,締め切らさせていただきます。受付締め切りの場合は学会ホームページ上でお知らせします。)
申込方法: 下記申込書の内容をEメールでお送りください。
宛先は e-kenkyukai@(半角)jiep.or.jp です。

*ご注意
 お申込み後のキャンセルはご遠慮ください。
 お申込み後に受講者を変更される場合は,学会事務局(03-5310-2010)までご連絡ください。ただし,途中で受講者を変更することはできません。代理参加も不可です。予め,ご承知おきください。
 学会行事参加クーポンはご使用いただけません。
スケジュール:
【1】5月14日(木) 10:00~17:30
・開講キックオフ
・座学(1)(対策事例,なぜノイズが出るのか?,ノイズの基本(電界,磁界,クーロンの法則),リターン電流経路,信号反射)
【2】5月27日(水) 10:00~17:30
・座学(2)(ノイズ大小基板の比較(2014実践講座より))
・CAD操作習得(1)
・グループ作業説明,担当者決定
【3】6月11日(木) 10:00~17:30
・CAD操作習得(2)
・グループ討議(1)(回路図,仕様決定(層構成),部品配置)
【4】6月26日(金) 10:00~17:30
・SIシミュレータ操作習得
・グループ討議(2)(配線,SIシミュレーション)
【5】7月9日(木) 10:00~17:30
・EMIルールチェッカ操作習得 ・グループ討議(3)(電源・グランド配線,EMIルールチェック)
【6】7月29日(水) 10:00~17:30
・グループ討議(4)(提出用データ作成,設計仕様書作成)
8月,9月 主催者側で基板製造,波形・遠方界・近傍界の測定を行います。
【7】10月 8日(木) 10:00~17:30
・グループ討議(5)(測定結果より,ノイズ大・小基板を比較する)
・グループ討議(6)(再設計)
【8】10月23日(金) 10:00~17:30
・グループ討議(7)(再設計,提出用データ作成,設計仕様書作成)
11月 主催者側で基板製造,波形・遠方界の測定を行います。
【9】12月 4日(金) 10:00~17:30
・グループ討議(8)(再測定結果の考察)
【10】12月18日(金) 10:00~17:30
・グループ討議(9)(設計ルール導出,まとめ)
・閉講式
※第2回講座より,PCを用いた実演に入ります。
受講に関する注意事項を事前にお読みください。
http://www.e-jisso.jp/event/denjiiin/140606.pdf
会 場: エレクトロニクス実装学会会議室(回路会館地下1階)
JR 中央線 西荻窪駅下車徒歩5分
http://www.e-jisso.jp/intro/intro07.html
東京都杉並区西荻
参加申込書: ---------------------------------------------------
宛先
e-kenkyukai@jiep.or.jp

          EMC設計技術実践講座
             参加申込書
             (2015/5~12)

会員種別 ( )正会員[No.    ]  ( )賛助会員[No.   ]
       ( )今回入会手続き済  ( )今後新規入会予定
       ( )非会員

氏名:
フリガナ:

性別:

年齢:

会社名:

所属:

主な業務内容  ( )AW設計者  ( )デジタル回路設計者
        ( )計測技術者  ( )アナログ回路設計者
        ( )研究者    ( )EMC専門家
        ( )その他[               ]

連絡先
 郵便番号:
 住所(都道府県):
 住所(市区町村):
 住所(番地):
 住所(建屋):
 電話:
 FAX:
 E-mail:
---------------------------------------------------
[お願いとご注意]
エレクトロニクス実装学会からお送りしているご案内には,添付ファイル は添付しておりません。
添付ファイルが添付されている場合は,ウイルスメールの可能性がありま すので絶対に添付ファイルを開かないよう,お願いいたします。
====================================================
問合せ/申込先: (一社)エレクトロニクス実装学会
〒167-0042
東京都杉並区西荻北 3-12-2
TEL 03-5310-2010
FAX 03-5310-2011
メール e-kenkyukai@jiep.or.jp
ホームページ http://www.e-jisso.jp/
Copyright